当前位置：你问我答网 > 社会

在verilog语言中x_t[1:0]<={x_t[0],x};d_t[1:0]<={d_t[0],d_x};该怎么样理解

2020-07-08 社会 214阅读
x_t[0],x 两个一位数据 放到x_t[1:0] 中
d_t[0],d_x 两个一位数据 放到xd_t[1:0] 中
声明：你问我答网所有作品（图文、音视频）均由用户自行上传分享，仅供网友学习交流。若您的权利被侵害，请联系fangmu6661024@163.com
0

猜你喜欢