verilog语言中的begin :BLOCK_A是什么意思啊!看不明这个啊,求高手

2020-10-28 社会 110阅读
if(***)
begin :BLOCK_A
XXXX
XXXX
end
else
begin : BLOCK_B
XXXX
XXXX
end
意思是:
第一个begin/end内的模块命名为BLOCK_A
第二个begin/end内的模块命名为BLOCK_B
做区分用,
一般情况下,可以不对begin/end命名。
声明:你问我答网所有作品(图文、音视频)均由用户自行上传分享,仅供网友学习交流。若您的权利被侵害,请联系fangmu6661024@163.com