关于Verilog代码的时钟频率问题

always @(cnt_scan) 这种写法不是时序逻辑，是组合逻辑。不是采集cnt_scan的上升沿。是只要cnt_scan变化就会执行，只要两个时刻的值不同，就执行always下的程序。

声明：你问我答网所有作品（图文、音视频）均由用户自行上传分享，仅供网友学习交流。若您的权利被侵害，请联系fangmu6661024@163.com

04-15 1080阅读

04-15 210阅读

04-15 147阅读