74LS190十进制同步加/减计数器54190/74190
54LS190/74LS190
190 为可预置的十进制同步加/ 减计数器， 共有
54190/74190，54LS190/74LS190 两种线路结构形式。其主要电
特性的典型值如下：
型号 fc PD
54190/74190 25MHz 325mW
54LS190/74LS190 25MHz 100mW
190 的预置是异步的。当置入控制端（ LD ）为低电平时，
不管时钟CP 的状态如何，输出端（Q0～Q3）即可预置成与数
据输入端（D0～D3）相一致的或销状态。
190 的计数是同步的，靠CP 加在4 个触发器上而实现。当
计数控制端（CT ）为低电平时，在CP 上升沿作用下Q0～Q3
同时变化，从而消除了异步计数器中出现的计数尖峰。当计数
方式控制（U /D）为低电平时进行加计数，当计数方式控制
（U /D）为高电平时进行减计数。只有在CP 为高电平时CT 和
U /D 才可以跳变
190 有超前进位功能。当计数溢出时，进位/错位输出端
（CO/BO）输出一个低电平脉冲，其宽度为CP 脉冲周期的高
电平脉冲；行波时钟输出端（ RC ）输出一个宽度等于CP 低电
平部分的低电平脉冲。
利用 RC 端，可级联成N 位同步计数器。当采用并行CP
控制时，则将RC 接到后一级CT ；当采用并行CT 控制时，
则将RC 接到后一级CP。
引出端符号
CO/BO 进位输出/错位输出端
CP 时钟输入端（上升沿有效）
CT 计数控制端（低电平有效）
D0～D3 并行数据输入端
LD 异步并行置入控制端（低电平有效）
Q0～Q3 输出端
RC 行波时钟输出端（低电平有效）
U /D 加/减计数方式控制端
74LS191：附件下载 74LS191.pdf 下载次数：21374LS191</A>中文资料 应用 pdf 74LS191封装图 管脚说明 4 位二进制同步加/减计数器54191/74191
54LS191/74LS191
简要说明
191 为可预置的4 位二进制同步加/减计数器，共有
54191/74191，54LS191/74LS191 两种线路结构形式。其主要
电特性的典型值如下：
型号 fc PD
54191/74191 25MHz 325mW
54LS191/74LS191 25MHz 100mW
191 的预置是异步的。当置入控制端（LOAD）为低电
平时，不管时钟CLOCK的状态如何，输出端（QA～QD）即
可预置成与数据输入端（A－D）相一致的状态。
191 的计数是同步的，靠CLOCK加在4 个触发器上而实
现。当计数控制端（EN G）为低电平时，在CLOCK上升沿
作用下QA～QD同时变化，从而消除了异步计数器中出现的计
数尖峰。当计数方式控制（DOWN/UP）为低电平时进行加
计数，当计数方式控制（DOWN/UP）为高电平时进行减计
数。只有在CLOCK为高电平时EN G和DOWN/UP 才可以跳
变
191 有超前进位功能。当计数溢出时，进位/错位输出端
（MAX/MIN）输出一个高电平脉冲，其宽度为CLOCK 脉冲
周期的高电平脉冲；行波时钟输出端（RC）输出一个宽度等
于CLOCK 低电平部分的低电平脉冲。
利用 RC 端，可级联成N 位同步计数器。当采用并行
CLOCK 控制时，则将RC 接到后一级EN G；当采用并行EN
G 控制时，则将RC 接到后一者团迟级CLOCK。
引出端符号
MAX/MIN 进位输出/错位输出端
CLOCK 时钟输入端（上升沿有效）
EN G 计数控制端（低电平有效）
A－D 并行数据输入端
LOAD 异步并行置入控制端（低电平有效）
QA～QD 输出端
RC 行波时钟输出端（低电平有效）
DOWN/UP 加/减计数方首李式控制端
它们的区别是：一个是10 进制（BCD）加减计数器，另一个是4 位二进制（或称16进制）加减计数器
