当前位置：你问我答网 > 社会

FPGA 波特率和时钟周期是怎么换算的，希望能讲解的清楚点，谢谢！

2020-05-29 社会 102阅读
FPGA主频如果是100MHz，那么时钟周期就是10ns
如果想做9600bps的信号，那么一位需要的时间是1000000000/9600 = 104167ns
也就说FPGA的io翻转周期要满足这个时间，那么每一位信号的输出只要保持104167/10 = 10417个周期就可以满足9600波特率了
声明：你问我答网所有作品（图文、音视频）均由用户自行上传分享，仅供网友学习交流。若您的权利被侵害，请联系fangmu6661024@163.com
0

猜你喜欢