数字钟电路可以分成三大块。
主振级——提供一个稳定的频率为f的脉冲信号。核心模块是555
分频级——主振级提供的脉冲频率f通常比较高,这是为了使频率稳定。通过多级计数器把频率为f的主振频率降为1赫芝的秒脉冲。再经过多级计数器降为1/60的分脉冲和1/3600小时脉冲。
显示级——秒脉冲送入一个60进位计数器,计数器的输出为二进制数码,通过译码器输出两位7段显示器码,驱动数码管显示时间秒;
分脉冲的处理和秒脉冲的处理完全相同;
时脉冲送进一个12进位的计数器和一个24进位的计数器,由一个按键控制其中一个计数器工作,后面译码器与秒显示相同。
大致如此。