当前位置：你问我答网 > 教育

altera FPGA，EP2C系列的，通过PLL倍频，内部逻辑100M，

2020-05-26 教育 153阅读
应该是没做时序约束的原因，内部逻辑100M已经算高频处理了，而且还要看你的片子是最高能支持到多少，这些你都要考虑的；
从你修改一个地方，重新编译就会运行不对，应该是你的片子支持100M比较困难，修改后，重新布线就会造成一些时序不能满足造成运行不对；
建议核对片子的支持运行时钟频率是多少，然后就是做时序约束，做的好也能解决掉。
声明：你问我答网所有作品（图文、音视频）均由用户自行上传分享，仅供网友学习交流。若您的权利被侵害，请联系fangmu6661024@163.com
0

猜你喜欢