什么是一位全加器,怎么设计逻辑电路图

2020-10-28 教育 178阅读

全加器英语名称为full-adder,是用门电路实现两个二进制数相加并求出和的组合线路,称为一位全加器。

一位全加器可以处理低位进位,并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。

逻辑电路图设计如下:



一位全加器(FA)的逻辑表达式为:

S=A⊕B⊕Cin

Co=(A⊕B)Cin+AB

其中A,B为要相加的数,Cin为进位输入;S为和,Co是进位输出;

如果要实现多位加法可以进行级联,就是串起来使用;比如32位+32位,就需要32个全加器;这种级联就是串行结构速度慢,如果要并行快速相加可以用超前进位加法。

扩展资料:

全加器是组合逻辑电路中最常见也最实用的一种,考虑低位进位的加法运算就是全加运算,实现全加运算的电路称为全加器。而其功能设计可以根据组合逻辑电路的设计方法来完成。

通过逻辑门、74LS138译码器、74LS153D数据选择器来实现一位全加器的电路设计,并且实现扩展的两位全加器电路。并且Multisim是一个专门用于电路设计与仿真的工具软件。

参考资料:百度百科――一位全加器


声明:你问我答网所有作品(图文、音视频)均由用户自行上传分享,仅供网友学习交流。若您的权利被侵害,请联系fangmu6661024@163.com